תחנת עיבוד מחדש של BGA אוטומטית
בשימוש נרחב בתיקון ברמת שבב עבור לוח אם של נייד, מחשב נייד, מחשב, טלוויזיה, מזגן וכו '. יש לו שיעור מוצלח גבוה של תיקון ודרגה גבוהה של אוטומציה וחוסך מאמצים אנושיים רבים. אנחנו יצרנים מקצועיים של מכונה זו ויש לנו מכונות זו זמינות במלאי.
תיאור
תחנת עיבוד מחדש של BGA אוטומטית
1. יישום של תחנת עיבוד מחדש של BGA אוטומטית
לוח אם של מחשב, טלפון חכם, מחשב נייד, לוח לוגי של MacBook, מצלמה דיגיטלית, מזגן, טלוויזיה ועוד אלקטרוני
ציוד מתעשיית הרפואה, תעשיית התקשורת, תעשיית הרכב וכו'.
מתאים לסוגים שונים של שבבים: BGA, PGA, POP, BQFP, QFN, SOT223, PLCC, TQFP, TDFN, TSOP, PBGA, CPGA, שבב LED.
2. תכונות המוצר של תחנת עיבוד מחדש של BGA אוטומטית
•שיעור מוצלח גבוה של תיקון ברמת שבב. תהליך ההלחמה, ההרכבה וההלחמה הוא אוטומטי.
• ניתן להבטיח יישור מדויק של כל מפרק הלחמה באמצעות מצלמת CCD יישור אופטי.
•ניתן להבטיח בקרת טמפרטורה מדויקת עם 3 אזורי חימום עצמאיים. המכונה יכולה להגדיר ולשמור
1 מיליון פרופיל טמפרטורה.
• ואקום מובנה בראש ההרכבה אוסף שבב BGA באופן אוטומטי לאחר השלמת פירוק ההלחמה.
3. מפרט של תחנת עיבוד מחדש של BGA אוטומטית
4.פרטים של תחנת עיבוד מחדש של BGA אוטומטית
מצלמת CCD (מערכת יישור אופטי מדויקת); תצוגה דיגיטלית 2.HD; 3. מיקרומטר (להתאים את זווית השבב);
4.3 תנורי חימום עצמאיים (אוויר חם ואינפרא אדום); 5. מיקום לייזר; 6. ממשק מסך מגע HD, בקרת PLC;
7. פנס לד; 8. בקרת ג'ויסטיק.
5. למה לבחור בתחנת עיבוד מחדש של BGA האוטומטית שלנו?
6. תעודה של תחנת עיבוד מחדש של BGA אוטומטית
7. אריזה ומשלוח של תחנת עיבוד מחדש של BGA אוטומטית
8. שאלות נפוצות
איך לבדוק את השבב?
בדיקת שבב ראשונית ברמת המערכת
ה-SoC מבוסס על תהליכים תת-מיקרוניים עמוקים, כך שבדיקת התקני Soc חדשים דורשת גישה חדשה לחלוטין. כי כל רכיב פונקציונלי
יש דרישות בדיקה משלו, על מהנדס התכנון להכין תוכנית בדיקה בשלב מוקדם בתהליך התכנון.
יש ליישם את תוכנית הבדיקה בלוק אחר בלוק עבור התקני SoC: כלי ATPG מוגדרים כהלכה לבדיקות לוגיות; זמני מבחן קצרים; מהירות גבוהה חדשה
דגמי תקלות ובדיקות זיכרון מרובות או מערכים קטנים. עבור פס הייצור, שיטת האבחון לא רק מוצאת את התקלה, אלא גם מפרידה בין
צומת פגום מהצומת העובד. בנוסף, יש להשתמש בטכניקות של ריבוי בדיקות במידת האפשר כדי לחסוך בזמן הבדיקה. בתחום מאוד
בדיקות IC משולבות, לטכניקות התכנון הניתנות לבדיקה של ATPG ו-IDDQ יש מנגנון הפרדת תקלות רב עוצמה.
פרמטרים ממשיים נוספים שיש לתכנן מראש כוללים את מספר הפינים שיש לסרוק וכמות הזיכרון בכל קצה פינים.
ניתן להטמיע סריקות גבולות ב-SoC, אך אינן מוגבלות לבדיקות חיבור על לוחות או מודולים מרובי שבבים.
למרות שגודל השבב הולך ופוחת, שבב עדיין יכול לארוז מיליונים עד 100 מיליון טרנזיסטורים, ומספר מצבי הבדיקה גדל לחסר תקדים
רמות, וכתוצאה מכך מחזורי בדיקה ארוכים יותר. ניתן לבדוק את הבעיה הזו. מצב דחיסה לפתרון, יחס הדחיסה יכול להגיע ל-20 אחוז עד 60 אחוז. לקנה מידה גדול של היום
עיצוב שבב, כדי למנוע בעיות קיבולת, יש צורך למצוא תוכנת בדיקה שיכולה לפעול במערכות הפעלה 64-bit.
בנוסף, תוכנת בדיקה מתמודדת עם בעיות בדיקות חדשות הנגרמות כתוצאה מתהליכים תת-מיקרוניים עמוקים ותדירות גוברת. בעבר, מצב הבדיקה של ATPG עבור
בדיקת תקלות חסימה סטטית לא הייתה רלוונטית עוד. הוספת דפוסים פונקציונליים לכלים מסורתיים הקשתה על מציאת תקלות חדשות. גישה טובה יותר היא ל
סווגו קבוצות מצבים פונקציונליות בעבר כדי לקבוע אילו תקלות לא ניתן לזהות, ולאחר מכן צור מצב ATPG כדי ללכוד את סוגי התקלות החסרים הללו.
כאשר קיבולת התכנון עולה וזמן הבדיקה לכל טרנזיסטור פוחת, על מנת למצוא בעיות הקשורות למהירות ולאמת תזמון מעגלים, שיטת בדיקה סינכרונית
חייב להיות מועסק. בדיקה סינכרונית חייבת לשלב מספר מודלים של תקלות, כולל מודלים חולפים, עיכובים בנתיבים ו-IDDQ.
חלק מהחברות בתעשייה מאמינות ששילוב של תקלות חסימה, פונקציונליות ותקלות חולפות/עיכוב נתיב עשוי להיות אסטרטגיית הבדיקה היעילה ביותר. לעומק
שבבים תת-מיקרוניים ובדיקת תדירות גבוהה, בדיקות חולף ועיכוב נתיב חשובות אף יותר.
כדי לפתור את בעיית דיוק ה-ATE בעת סנכרון ליבת הבדיקה ולהפחית את העלות, יש צורך למצוא שיטה חדשה המפשטת את הממשק של
מכשיר הבדיקה (בדיקת זמני ועיכוב נתיב דורשת שעון מדויק בממשק מכשיר הבדיקה), הוא מבטיח שהאות מדויק מספיק במהלך הבדיקה.
מכיוון שקיימת אפשרות גבוהה לייצור פגמים בבלוק הזיכרון של SoC, לזיכרון BIST חייבת להיות פונקציית אבחון. ברגע שנמצאה בעיה,
ניתן למפות את יחידת הכתובת הפגומה לזיכרון המיותר של יחידת הכתובת החלופית, וכתובת התקלה שזוהתה תימחק. הימנע מהשלכה
כל השבב היקר.
בדיקת בלוקי זיכרון משובצים קטנים מבטלת את הצורך בשערים נוספים או בהיגיון בקרה. לדוגמה, טכניקות בדיקת המרות וקטור יכולות להמיר
מצבים פונקציונליים לסדרה של מצבי סריקה.
בניגוד לשיטת BIST, הקלט הפונקציונלי של בלוק הזיכרון העוקף אינו דורש לוגיקה נוספת. מכיוון שלא נדרשת היגיון בדיקה נוסף, SoC
מהנדסי פיתוח יכולים לעשות שימוש חוזר בדפוסי בדיקה שנוצרו בעבר.
כלי ATPG מתקדמים לא רק בודקים פקודות מאקרו במקביל אלא גם קובעים אם יש התנגשויות, כמו גם פירוט אילו פקודות מאקרו ניתן לבדוק במקביל ואילו
לא ניתן לבדוק פקודות מאקרו במקביל. בנוסף, ניתן לבדוק פקודות מאקרו אלו ביעילות גם אם שעון המאקרו זהה לשעון הסריקה (כגון זיכרון סינכרוני).
נכון לעכשיו, אין מספיק נקודות בדיקה על הלוח הדו-צדדי הצפוף, וכל שבב מורכב חייב להיות מצויד במעגל סריקת גבולות. לְלֹא
סריקות גבולות, חיפושי פגמי ייצור ברמת הלוח הם די קשים ואפילו לא ניתן למצוא אותם. עם סריקת גבולות, הבדיקה ברמת הלוח היא קלה ביותר
ובלתי תלוי במעגל הלוגי בתוך השבב. סריקת גבולות יכולה גם להגדיר את מצב ATPG לשרשרת הסריקה של השבב בכל שלב של הייצור.
